JDN > Formations professionnelles > Conception et Développement > Ingénierie d'études > Formation Le Langage VHDL : Programmation de FPGAs en VHDL




Formation Le Langage VHDL : Programmation de FPGAs en VHDLInformations pratiquesCentre de formation ac6-formation

 Formation Le Langage VHDL : Programmation de FPGAs en VHDL


 ac6-formation, COURBEVOIE
 Formation inter entreprise / intra entreprise


Objectif * Connaître les différentes méthodologie de modélisation des composants
* Savoir exploiter les possibilités du langage
* Modéliser des circuits combinatoires
* Mettre en oeuvre des machines d'état
* Réutiliser des composants
* Savoir écrire en VHDL pour la simulation
* Déterminer les chemins critiques et vérifier le respect des timings
- Les exercices de ce cours peuvent être réalisés au choix sur plateforme à base de FPGA Lattice ou Actel.
Contenu De la porte logique au FPGA
* Structure d'un Circuit Intégré
* SSI (small scale integration), logique TTL
* MSI (medium scale integration), PALs, GALs, PLDs
* LSI (large scale integration), CPLDs
* VLSI (very large scale integration), ASICs, ASSPs, FPGAs
* Evolution des architectures logiques
* Contraintes des technologies
* Méthode d'interconnection (SRAM, Fuse, AntiFuse, Flash)
* Réseaux d'horloges
* Type d'éléments logiques
* Problèmes de timings

Les apports du VHDL
* Intérêt d'une programmation en VHDL
* Différentes étapes de la conception
* Saisie
* Simulation
* Synthèse
* Adaptation à la technologie (mapping)
* Placement et routage
* Analyse des timings
* Génération des binaires (bitstream)

Concepts de base
* Entités et architectures
* Ports, signaux et variables
* Types de données
* Attributs
* Différents styles d'architecture
* Environnements de simulation (Test Bench)
- Exercice : prise en main des outils de conception et découverte du flot de développement à l'aide d'exemples élémentaires

Logique combinatoire en VHDL
* Utilisation des librairies IEEE
* Outils de modélisation de composants
* Traitements concurrents et séquentiels
* Affectations
* Processus
* Traitements conditionnels
* Opérateurs relationnels
* Opérateurs arithmétiques
* Surcharge des opérateurs
* Instantiation de composants
- Exercice : conception d'une logique de décodage d'adresses

Notion de bancs de test (TestBench)
* Création d'un package
* Génération des vecteurs de test
* Intégration des vecteurs dans le source du bench
* Lecture depuis un fichier
* Stocker les résultats pour analyse ultérieure
- Exercice : test du décodeur d'adresses

La logique séquentielle
* Rappels sur les bascules
* Problème des états métastables
* Gestion du reset
* Prise en compte des reset/presets asynchrones
* Buffers trois-états
* Interface avec des bus
- Exercice : conception d'une FIFO

Le test des modèles synchrones
* Vérification des timings
* Lors de la simultaion
* Tests de faisabilité du placement routage
* Simulation après placement routage
- Exercice : vérification de la FIFO à vitesse élevée

Fonctions et procédures
* Passage de paramètres à des fonctions
* Surcharge des fonctions
* Différences entre procédures et fonctions
- Exercice : conception et test d'un arbitrage de bus

Les machines d'états
* Rappels sur les machines de Mealy et de Moore
* Représentations graphique
* Implémentation
* Traduction en VHDL
* Principes de conception d'une FSM à 2 process
* Reset d'une machine d'états
* Utilisation de la simulation pour vérifier la conception
* Optimisation de l'utilisation des ressources
- Exercice : conception d'une interface SRAM burst

Optimisation de la conception
* Optimisation de l'utilisation des ressources
* Optimisation des traitements
* Temps de traitement
* Fréquence de traitement
* Concept de pîpeline
- Exercice : Optimisation des modèles précédents

Conception de systèmes complexes
* Découpage hiérarchique
* La librairie work
* Création de librairies
* Packages
- Exercice : exemple de l'interface PCI
Niveau requis * Connaissances en technologie numérique
* Notions d'algèbre de Boole
Coût 1900 euros
Durée de la formation 4 jours

 

Mise à jour le 02 Mars 2011 
Mettre à jour | Envoyer cette fiche 


Rechercher
> Recherche avancée
> Toutes les formations
> Top des recherches
0-9|A|B|C|D|E|F|G|H|I|J|K|L|M|N|O|P|Q|R|S|T|U|V|W|X|Y|Z


Les informations contenues dans l'Annuaire des formations sont communiquées par les établissements concernés. Elles n'engagent en rien la responsabilité de l'éditeur du Journal du Net. © Benchmark Group


Rechercher une formation
Recherche avancée | Toutes les formations
Top des recherches


ENST Telecom Paris formation continue et professionnelle – Cegos
CNFCE ORSYS
Journal du Net Voir un exemple
Management Voir un exemple
Emploi Voir un exemple
Toutes nos newsletters

Annonces Google